Logic Synthesis and Verification Algorithms
Knihu koupíte v
1 e-shopu
Pokud se vám po kliknutí na tlačítko "Do obchodu" nezobrazí stránka knihy ve vybraném e-shopu, je třeba vypnout AdBlock ve vašem prohlížeči pro naši stránku.
Návod na vypnutí je například na adrese https://o.seznam.cz/jak-vypnout-adblock/#1.
Krátký popis
Logic Synthesis and Verification Algorithms is a textbook designed
for courses on VLSI Logic Synthesis and Verification, Design
Automation, CAD and advanced level discrete mathematics. Logic
Synthesis and Verification Algorithms is about the theoretical
underpinnings of VLSI (Very Large Scale Integrated Circuits).
Výběr knih vydavatele
Springer-Verlag New York Inc.
Zobrazit všechny knihy vydavatele
Springer-Verlag New York Inc.
Naše tipy
- Právě probíhající akce a slevy na knihy
-
Knihydobrovsky.cz | do 18.04.2026
-
Knihydobrovsky.cz | do 30.04.2026
-
Knihydobrovsky.cz | do 30.04.2026
-
Knihydobrovsky.cz | do 30.04.2026
-
Knihydobrovsky.cz | do 31.05.2026
-
Knihydobrovsky.cz | do 30.06.2026
- zobrazit všechny akce
